用cpld实现MAX3100的verilog源码分享-FPGA CPLD资料源码分享社区-FPGA CPLD-ChipDebug

用cpld实现MAX3100的verilog源码分享

该帖子部分内容已隐藏
付费阅读
10积分
此内容为付费阅读,请付费后查看

从其它社区转过来的,挺不错的。

MAX3100通用异步接收发送器(UART)是首款专门针对基于微控制器的小型系统进行优化的UART。 MAX3100 采用 SPI™/Microwire™ 接口与主机微控制器 (µC) 进行通信,采用紧凑型 16 引脚 QSOP 封装。 异步 I/O 适用于 RS-232、RS-485、IR 和光隔离数据链路。
利用 MAX3100 的红外数据协会 (IrDA) 定时模式,可以轻松实现 IR-link 通信。
MAX3100包括一个晶体振荡器和一个波特率发生器,具有软件可编程分频比,适用于从300波特到230k波特的所有常见波特率。
软件或硬件调用的关断可将静态电流降低至 10μA,同时允许 MAX3100 检测接收器活动。
8 字深的先进先出 (FIFO) 缓冲区最大限度地减少了处理器开销。 该器件还包括一个具有四个可屏蔽源的灵活中断,包括 9 位网络上的地址识别。 包括两条硬件握手控制线(一根输入和一根输出)。
MAX3100采用14引脚塑料DIP和小型16引脚QSOP封装,适用于商业和扩展温度范围。

完全按照MAX3100的文档设计的,包括寄存器,SPI读写模式等,红外部分还没有做,波特率部分与MAX3100文档有点差别,设置波特率时候以标记为标准。

d2b5ca33bd112739

Modelsim仿真图1

d2b5ca33bd112808

Modelsim仿真图2

d2b5ca33bd112903

波特率设置图

verilog源程序和Modelsim仿真程序,还有MAX3100芯片规格书

 

请登录后发表评论

    没有回复内容