开源的DDS信号源,带12位AD和10位DA,DDS输出幅度可控-FPGA CPLD资料源码分享社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容