安路TangDynasty(TD)源文件管理-Anlogic-安路社区-FPGA CPLD-ChipDebug

安路TangDynasty(TD)源文件管理

新建文件

 1. Source → New Source

20230916213356426-image

2. 选择生成文件的类型: Verilog, System Verilog, VHDL, VHDL Package, MIF,
Verilog Test Bench
, 输入文件名称,选择文件路径,并选择是否添加到工程。

20230916213428931-image

3. 当选择的类型为 MIF 时,将会出现如下的配置界面:

20230916213452872-image

输入 MIF 文件的宽度和深度,选择数据和地址的基数,生成的 MIF 文件如下所示:

20230916213511758-image

 

创建 VHDL Package 

TD 软件支持用户使用自定义的 VHDL 库文件,在 VHDL 库中可以存储常用的 entity
package。具体操作如下:
1. Source → New Source
选择 VHDL Package,并填写 File Name,选择文件所在文件夹。

20230916213554736-image

点击 OK 后,会弹出如下图所示的对话框,定义该 package 所归属的 Library
称。若工程中定义了多个
Library,可通过下拉菜单进行选择。

20230916214046145-image

继续点击 OK,将会创建一个新的 anlogic_package.vhdl,并将该文件默认添加到
工程中。

20230916214101445-image

anlogic_package.vhdl 中定义好相关的 entity 后,即可使用该 Library

20230916214133668-image

2. Hierarchy 中,单击右键,选择 Add Sources, 在 Add source wizard 界面下方
Source Type 中选择 Package Source, 点击 Add files, 选择一个或多个已存在
vhdl 文件并打开,为文件创建一个新的或者选择一个已存在的 Library

20230916214207483-image

20230916214218376-image

点击 OK 后,默认将 usr_package.vhdl 文件添加到工程中,即可使用该 Library

20230916214240534-image

添加完成后,可在 Hierarchy Navigation Sources 一栏中查看每一个 Library 下所
包含的文件。

20230916214257139-image

若要移除某个 package 文件,可在 Hierarchy Navigation Sources 一栏中,选中该
文件,右键单击,选择
Remove Souce
注意:一旦该
package 文件被移除,若要再次使用,需要重新为其指定 Library

添加、 移除文件及文件属性更改

添加文件有三种方式:
1. Source Add Source

20230916214350747-image

2. Hierarchy Navigation Porject 界面,在 Hierarchy 处,单击右键,选择 Add
Sources

20230916214421999-image

3. Hierarchy Navigation Compile Order 界面, 单击右键,选择 Add Source

20230916214448511-image

移除文件同样有三种方式:
1. Source Remove Source

20230916214515330-image

2. Hierarchy Navigation Porject 界面,在 Hierarchy 中选择某个文件并单击右
键,选择
Remove

20230916214540131-image

3. Hierarchy Navigation Compile Order 界面, 选择某个文件并单击右键,选择
Remove Source

20230916214625275-image

后缀为.v 文件属性更改
软件支持
System Verilog, 对于后缀为.v 的文件可以选择或更改其文件属性。
1. 添加文件时选择文件属性
通过默认文件类型
Verilog(*.v, *.h, *.txt, *.vh)添加的.v 文件,默认属于 Group To
Verilog
; 通过文件类型 System Verilog(*.sv, *.v)添加的.v 文件,默认属于 Group To System
Verilog

2. 已在工程中的文件更改文件属性
要更改已经添加至工程中的
.v 文件属性,可以在 Hierarchy Navigation Compile
Order
界面, 选择需要更改文件属性的.v 文件并单击右键, 选择 Group To Verilog / Group
To System Verilog

20230916214737395-image

编辑文件

TD Editor 对编辑文件有很多方便的功能, 具体操作可通过菜单栏中的 Edit 选项进
行查看。
UndoRedo 可在编辑时进行撤销和重做;
CutCopyPaste 与常规的剪切,复制,粘贴功能一致;
Find 查找功能, Find Previous 查找上一个, Find Next 查找下一个, Replace 替换
功能;
Go Back 跳回前一次更改文件的位置, Go Forward 跳转到后一次更改文件的位置;
Bookmark 书签功能;

Common Tool 通用工具快捷栏,默认勾选; 

20230916214823971-image

Insert Code 插入代码功能;
Select Encoding 对字符进行编码。

20230916214902939-image

下面主要介绍查找替换功能, Bookmark 书签功能, Insert Code 功能和 Advanced
中涉及到的功能:
1. 查找功能
通过
Edit → Find, 或者快捷方式 Ctrl + F 进入功能, 将会出现如下选择框:
输入要查找的字符,选择搜索的范围:当前文档、所有打开的文档或整个工程,
也可根据需求选择匹配的方式:大小写匹配、整词匹配、 向上向下、循环搜索。

20230916214938470-image

当点击 List All 时,将会列出在搜索范围内所查找到的所有相关字符,并且可
通过双击跳转至该字符所在源文件的位置。

20230916214948748-image

2. 替换功能
通过
Edit → Find, 或者快捷方式 Ctrl + R 进入功能, 将会出现如下选择框:

20230916215008842-image

输入想要查找的字符,并输入替换的内容,同样可以选择搜索的范围和匹配方
式, 如选择搜索范围为
Whole Project, 并点击Replace All, 则会将整个
工程中的所有
sys_clk 都替换为 clk

3. Bookmark 书签功能
展开
Edit → Bookmark, 可以看到有如下功能:

20230916215044286-image

Toggle Bookmark 在光标所在的行前面添加书签,如果该行已经存在书签,则
会取消书签;
Jump to Previous Bookmark 跳转至前一个书签;
Jump to Next Bookmark 跳转至后一个书签;

Clean All Bookmark(Current) 清除当前文件的所有书签;

Clean All Bookmark(All Files) 清除所有文件的所有书签。

4. Insert Code 功能
展开
Edit → Insert Code, 可以看到有如下功能:
Insert File… 选择文件(.v/.vhd/.vhdl)并将该文件中的所有代码插入至当前文档
光标所在位置。

20230916215200802-image

5. Advanced 功能
展开
Edit → Advanced, 可以看到有如下功能:

20230916215220943-image

Toggle Comment Selection 对选中的代码进行注释,如果选中的为已经注释的
代码,则会解除注释;
Increase Font Size 放大字体;
Decrease Font Size 缩小字体;
Lowercase Selection 转换选中的字符为小写字符;
Uppercase Selection 转换选中的字符为大写字符;
Column Mode… 列操作模式;
Column Editor… 列编辑器, 如下所示, 可在列操作模式下, 进行递增, 并可
选择输入数据的前缀或后缀。

20230916215300357-image

20230916215305181-image

 

 

请登录后发表评论

    没有回复内容