Eagle 系列内嵌有一个 8 通道的 12 位 1MSPS ADC，位于芯片的 BANK8。 ADC 模
块需要独立的 3.3V 模拟工作电压和模拟地以及一个独立的 VREF 电压输入。 8 个通道
输入和用户 IO 复用，当用户不需要使用 ADC 模块时可用作普通 IO 使用。当使用 ADC
时， BANK8 的 VCCIO 电压不应低于 ADC 模拟电源电压。
创建 ADC 模块
1. 选择 Tools → IP Generator， 选择“Create an IP core”
2. 输入模块名称并选择存储路径。此处，若是在有工程的基础上创建 ADC 模块，存
储路径和器件名称将与工程保持一致。若在没有工程的基础上创建 ADC 模块，用
户需手动设置保存路径和器件名称。
3. 在 Function 窗口 Primitive IP 展开 Analog Digital Convertor → ADC， 双击 ADC
打开配置界面。
4. 填写“Component Name”， 并选择 ADC 的通道，（EF2 系列可选 ADC0 和 ADC1）。
当前能够使用的通道，取决于当前器件的封装类型。
ADC 模块外部/内部端口说明如下：
| 芯片端口名 | 端口类型 | 说明 |
| ADC_VDDD | 电源 PAD | 3.3V 数字电源输入 |
| ADC_VDDA | 外部电源 PAD | 3.3V 模拟电源输入 |
| ADC_VSSA | 外部电源 PAD | 3.3V 模拟地 |
| ADC_VREF | 外部 PAD | 独立输入，采样参考模拟电位输入，输入电压范围 2.0V~3.3V，不大于 VDDA |
| ADC_CH<7:0> | 外部 PAD | 8 路采样信号输入，和用户 IO 复用 |
| 内部端口名 | 端口方向 | 说明 |
| clk | 输入 | ADC 时钟 |
| pd | 输入 | ADC 低功耗掉电模式 |
| s<2:0> | 输入（来自 FPGA） | ADC 通道选择信号输入 |
| soc | 输入（来自 FPGA） | ADC 采样使能信号输入，高有效 |
| eoc | 输出（到 FPGA） | ADC 转换完成输出，高有效 |
| dout<11:0> | 输出（到 FPGA） | 对应通道的 ADC 转换结果 |
*在 ADC 中 ADC_CH<7:0>与 ADC_VREF 不支持热插拔。在有热插拔需求的场合下，建议避开 ADC
复用管脚， 具体 ADC 模块的性能及注意事项请参考对应器件的 datasheet。
5. 点击“OK”完成设置， 生成的文件如下：
同样可通过“Edit an IP core”方式来打开并编辑已存在的 test_adc.ipc。
例化 ADC 模块
该手册以新建工程为例介绍例化 ADC 模块的过程。用户也可以在已有工程的基础
上进行例化，例化过程一致。
1. 新建工程，并为工程添加顶层模块。
2. 在工程中添加上一步生成的 test_adc.v
3. 在顶层模块中调用 test_adc 模块，并修改 inst 名称和端口名称，点击保存按钮，
即完成了 ADC 模块的例化。
没有回复内容