安路TangDynasty(TD)不重新编译不改变现有设计查看内部信号的工具ChipProbe-Anlogic-安路社区-FPGA CPLD-ChipDebug

安路TangDynasty(TD)不重新编译不改变现有设计查看内部信号的工具ChipProbe

在有些情况下重新编译或者加入chipwatch后故障就消失了,这个时候很难debug,或者工程很大编译一次要几个小时,这些情况下就可以使用chipprobe这个工具来快速验证猜测定位问题。

使用 ChipProbe, 用户可在不改变设计的情况下, 将内部的一些信号引出到 IO
口,从而可让用户用外部设备实时检查内部信号的变化情况。
1. 运行完 HDL2Bit 流程后, 展开 Tools Debug Tools , 选择 ChipProbe
2. 在弹出的 ChipProbe 对话框中,点击 Add 来添加想要查看的内部变量。

20230917094627336-image

3. 用户可以手动输入 Source node name, 也可以通过点击

20230917094702812-image

进行添加,在新弹出
的对话框中,选择过滤类型为
Probe。 在使用 ChipProbe 时,只有当所选内部信
号的过滤类型属于
Probe , 才能引出进行调试。

20230917094715397-image

4. 点击

20230917094736982-image

,选择一个内部变量,点击

20230917094755530-image

进行添加, 添加完后点击 OK

20230917094805114-image

5. 添加完后, 给内部信号选择一个输出引脚。 若需要使用 register 来锁存引出的内
部信号,则需要选择一个
Clock signal, 也可为其添加一个 Reset signal,如下图
所示。 若不需要使用
register,则直接点击 OK

20230917094816853-image

6. 可通过 Add 继续添加,也可通过 Delete 进行删除。用户还可通过右键单击 Pin
Location
改变输出引脚。

20230917094826531-image

 

7. 可勾选 Enabled 下面的小方框激活某一个内部信号,也可通过 Enable all 激活所
有信号,激活后, 选择右下角的
start check and save all netlist changes, 重新编
译生成位流文件,下载到芯片后,将外部设备连接事先选定的输出引脚, 进行检
测调试。
 

请登录后发表评论

    没有回复内容