安路TangDynasty(TD)快速验证管脚好坏或焊接是否异常的工具I/O State Editor-Anlogic-安路社区-FPGA CPLD-ChipDebug

安路TangDynasty(TD)快速验证管脚好坏或焊接是否异常的工具I/O State Editor

这个功能其实就是是JTAG的边界扫描功能,可以用来快速判断管脚本身的好坏。

 

I/O State Editor 工具可以通过 JTAG 边界扫描指令指定 IO 的特定输出值,提供高电
平、低电平和三态输出, 并可在选择输出特定值后,通过增加
refresh 指令来刷新芯片。
可通过
Tools -> Programmer -> Edit I/O State 打开界面。

20230917095127768-image

I/O state: 设置全部 IO 初始值, 可选择的值为 HighZ/All 1’s/All 0’s

20230917095146562-image

Browse: 选择*.bsdl file

20230917095156502-image

I/O State Editor 主界面如下:

20230917095209896-image

1. 左键点击任意 IO 引脚可以设置指定其输出值或者右键选择 IO 值可以一次性修
改全部引脚的
IO 值。
*左键点击 IO 引脚,设定指定引脚 IO 值:
IO 值按 Z -> 1 -> 0 -> Z -> 1 -> 0 顺序循环变化

20230917095225878-image

右键选择或者 I/O State 处下拉菜单中修改全部 IO 值:

20230917095236998-image

20230917095241293-image

2. SVF Name: 指定生成 SVF 文件的名字。
3. Refresh Enable: 使能“refresh”功能, refresh 指令刷新芯片。
4. Mode:默认 Preload,可选 SampleSample 主要是采样校验。
5. 编辑完毕,点击“OK”生成 SVF 文件。

手册上到这里就结束了,看得人一脸懵逼,其实还有一步就是用下载器将SVF下载到芯片里面去,然后观察IO状态,我原本以为是直接在GUI上操作,下面的IO就能变化,也是呵呵了。

 

请登录后发表评论