安路TangDynasty(TD)仿真模型使用ModelSim 仿真的流程

添加仿真库

以 AL3_10 器件为例， TD 软件自带有仿真模型，并可在 modelsim 进行编译，步骤
如下：
1. 在 modelsim 的安装目录下，新建文件夹，如： Anlogic,

2. 启动 modelsim， 选择 file → change directory 将路径转到 anlogic 文件夹下

3. 在 anlogic 文件夹下新建文件夹，如： src，以存放 TD 的仿真模型源文件，并将
TD 安装路径下的 sim 目录下的所有文件复制过来。
4. 在 modelsim 的 file → new → library 下新建名为 al3_10_ver 的库

5. 打开 compile → compile， 弹出 compile souce files 对话框， library 中选择刚建立
的 al3_10_ver，查找范围选择 src 下的所有文件，勾选 compile selected files together，
执行编译命令

仿真

1. 在 modelsim 中， 点击 file → new → project， 新建 project， 如： demo

2. 可点击 add existing file 添加设计文件， 也可点击 Create New File 创建新的设计
文件，并将其添加到工程。

3. 选择一个已存在的设计源文件和其 testbench 文件，这里以 TD 生成的 RTL 级电
路仿真模型 rtl_sim.v 为例进行仿真。 若仿真时碰到关于 glbl 的问题，请用户在
testbench 中引用 Anlogic 的 glbl 模块（对于 PH1，需要引用 PH1_PHY_GSR），
如下所示：

4. 点击

进行编译， 编译成功后， 源文件的状态将会由“？ ”变成

5. 点击 simulate → start simulate， 在 work Library 中选择 testbench 文件进行仿真，
如果想仿真后， 在模块列表中查看各信号参数或波形的变化情况， 可将“Enable
optimization”前面的勾去掉， 否则， Modelsim 会将信号参数优化掉， 导致信号列
表为空。

6. 然后选择 libraries 点击 add，选择 al3_10_ver，点击 OK 进行仿真。

注： 如果是时序仿真，在仿真时需指定工程的 sdf 文件，其中 Apply to Region 是指
tb 文件中例化的 Instance name。 时序仿真的网表文件为： prj_name_phy_sim_sta.v

7. 仿真结束后， 可在 Objects 下查看信号列表。 可通过右键单击某信号， 选择“Add
wave”， 运行完后可查看到波形的变化情况。

8. 点击 Simulate → Run → Run 100， 或者在导航栏中将点击 ，即可运行仿真 100ns。
也可手动输入仿真时间。

上述过程可直接运行脚本来完成，如脚本： Anlogic.do

Anlogic.do 如下：

#
# Create work library
#
if {[file exists work]} {
vdel -lib work –all }
vlib work
#
# Compile sources
#
vlog "C:/Anlogic/test/work/test.v"
vlog "C:/ Anlogic/test/work/TestBench. v"
vlog "C:/ Anlogic/test/work/Addbit.v"
#
# Call vsim to invoke simulator
#
vsim -voptargs="+acc" -L al3_10_ver -gui work.TestBench
#
# Source the wave do file
#
add wave *
#
# Set the window types
#
view wave
view structure
view signals
run 100ns