本文开源一个FPGA项目：USB3.0 LoopBack。基于FPGA的USB3.0通信方案有很多，其中非常好用的一款USB3.0芯片是FT600/601Q。
文章末尾有该项目Verilog源码获取方式，有需要的小伙伴可自取。
-
FT600&601Q芯片是FT最新推出的USB3.0 to FIFO interface IC，实现USB3.0与16/32bit并行IO接口之间的数据传输；
-
USB通信协议全部由芯片驱动自行完成，开发者无须考虑USB底层固件的编程；
-
支持USB3.0（5Gbps），向下兼容USB2.0（480Mbps and 12Mbps）传输；
-
支持2种FIFO传输协议，最大传输可达400MB/s；
-
高达8个可配置Endpoint；
-
芯片内部有16K字节的缓冲区，可以进行数据的大吞吐量操作；
-
支持远程唤醒功能；
-
芯片支持多种IO电压：1.8V，2.5V，3.3V，
-
通过16bit或32bit并行数据线和读写状态、控制线RXF、TXE、RD、WR，加上时钟CLK，使能OE信号线就可实现与CPU、FPGA的数据传输；
-
工业级芯片，工作温度范围-40~85℃。
芯片内部架构
![图片[1]-FPGA开源项目 – USB3.0回环传输测试-FPGA开源项目论坛-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2023/09/20230917102031605-101694917231.png)
极简外围电路设计
![图片[2]-FPGA开源项目 – USB3.0回环传输测试-FPGA开源项目论坛-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2023/09/20230917102032488-11694917232.png)
读写模式&时序
![图片[3]-FPGA开源项目 – USB3.0回环传输测试-FPGA开源项目论坛-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2023/09/20230917102034925-101694917234.png)
-
245 Synchronous FIFO模式读时序
![图片[4]-FPGA开源项目 – USB3.0回环传输测试-FPGA开源项目论坛-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2023/09/20230917102035969-31694917235.png)
-
245 Synchronous FIFO模式写时序
![图片[5]-FPGA开源项目 – USB3.0回环传输测试-FPGA开源项目论坛-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2023/09/20230917102036791-101694917236.png)
![图片[6]-FPGA开源项目 – USB3.0回环传输测试-FPGA开源项目论坛-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2023/09/20230917102037262-71694917237.png)
![图片[7]-FPGA开源项目 – USB3.0回环传输测试-FPGA开源项目论坛-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2023/09/20230917102039835-51694917239.png)
![图片[8]-FPGA开源项目 – USB3.0回环传输测试-FPGA开源项目论坛-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2023/09/20230917102040288-01694917240.png)
源码获取方式
没有回复内容