安路TangDynasty(TD)功能仿真

TD 支持用户使用第三方工具（如 Synopsys VCS、 Mentor Graphics Modelsim 等）
来进行功能验证和时序验证。 TD 提供仿真所需的功能和时序模型。
该章节主要介绍在 TD 软件中生成供 Modelsim 仿真所需文件的流程。
1. 在运行 HDL2Bit Flow 前， 先设置相关参数。
Process → Properties → Optimize RTL： set rtl_sim_model ON。

Process → Properties → Optimize Gate： set gate_sim_model ON。

Process → Properties → Optimize Routing： set sdf ON。

2. 设置 Modelsim 仿真相关参数

3. 运行 HDL2Bit Flow
4. 运行 Tools → Simulation

当 HDL2Bit Flow 运行至 Read Design 这一步时，可执行 Behavioral Simulation；
当 HDL2Bit Flow 运行至 Optimize RTL 这一步时，可执行 Post-RTL Simulation；
当 HDL2Bit Flow 运行至 Optimize Gate 这一步时，可执行 Post-Gate Simulation；
当 HDL2Bit Flow 运行至 Optimize Routing 这一步时，可执行 Post-Route Simulation。

5. 定义 testbench 文件
如点击 Post-RTL Simulation，则会弹出如下对话框，可以添加一个已经存在的
testbench 文件，也可以新建一个 testbench 文件。在新建的时候，需要指定对应的 module。 

点击 OK 后， 将会在工程目录下生成 prj_tb.v 和 prj_name_rtl_sim.do 并在 TD 界面
打开这些文件。注意， prj_tb.v 中并没有给激励，在做仿真前，需手动填写。

在 Modelsim 中的具体仿真流程可参考该手册的 9.3 Modelsim 仿真流程。