提问vivado2021.2 编译modelsim仿真库时一直卡在Compiling verilog library ‘secureip’界面

vivado2021.2 编译modelsim仿真库时一直卡在Compiling verilog library ‘secureip’界面，请问大家有没有遇到同样的问题？