提问vivado2021.2 编译modelsim仿真库时一直卡在Compiling verilog library ‘secureip’界面

Modelsim找不到secureip库 ISE联合Modelsim进行仿真时，出现“无法访问secureip”的问题。 原因在于使用ISE的Simulation Libarary Compilation wizard 进行库编译生成的modelsim.ini文件里缺少关于secureip 部分的路径，可以手动添加如下内容到modelsim.ini，问题解决！

secureip = D:\ISE14.7\installation\14.7\ISE_DS\ISE\verilog\mti_se\10.4\nt64/secureip

对于vivado类似处理，指定secureip路径即可。