作为全球第四大仿真器,Verilator拥有快速仿真和性能优化的独特优势。Verilator的工作原理是将Verilog转换成C++,在C++环境下进行仿真操作。上一节,我们介绍了《开源仿真工具Verilator入门3:多线程性能优化》,今天我们将讲讲调试功能。
debug测试
![图片[1]-开源仿真工具Verilator入门4:调试-Anlogic-安路社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/02/20240216184213658-51708080133.png?v=1708080133)
obj_dir文件夹下内容如下:
![图片[2]-开源仿真工具Verilator入门4:调试-Anlogic-安路社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/02/20240216184213323-31708080133.png?v=1708080134)
如果加上”–debug”
![图片[3]-开源仿真工具Verilator入门4:调试-Anlogic-安路社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/02/20240216184216680-101708080136.png?v=1708080136)
然后看到:
![图片[4]-开源仿真工具Verilator入门4:调试-Anlogic-安路社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/02/20240216184216580-51708080136.png?v=1708080137)
.dot文件
dot文件是内部图(internal graph)的dump(在计算机中,dump的中文意思为“转储”,一般指将数据导出、转存成文件或静态形式,即将动态(易失)的数据,保存为静态的数据(持久数据)),以Graphviz<https://www.graphviz.org>`__ dot 格式存储。可以进一步将dot格式转为图片格式,例如.ps格式:
![图片[5]-开源仿真工具Verilator入门4:调试-Anlogic-安路社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/02/20240216184217274-71708080137.png?v=1708080137)
生成的Vtop_052_gate_simp.ps图片文件为:(手机向右翻转90°查看截图)
![图片[6]-开源仿真工具Verilator入门4:调试-Anlogic-安路社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/02/20240216184218848-21708080138.png?v=1708080138)
对于交互图(interactive graph),可以使用工具`xdot <https://github.com/jrfonseca/xdot.py>`__ 或者 `ZGRViewer <http://zvtm.sourceforge.net/zgrviewer.html>`__。
.tree文件
树文件作为AST(抽象语法树)的dump,在每一个主要算法之间都会生成,例如:
![图片[7]-开源仿真工具Verilator入门4:调试-Anlogic-安路社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/02/20240216184220184-91708080140.png?v=1708080140)
![图片[8]-开源仿真工具Verilator入门4:调试-Anlogic-安路社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/02/20240216184221900-71708080141.png?v=1708080141)
一些通用的dump(AstNode::dump()生成):
![图片[9]-开源仿真工具Verilator入门4:调试-Anlogic-安路社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/02/20240216184222522-11708080142.png?v=1708080142)
![图片[10]-开源仿真工具Verilator入门4:调试-Anlogic-安路社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/02/20240216184223872-51708080143.png?v=1708080143)
![图片[11]-开源仿真工具Verilator入门4:调试-Anlogic-安路社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/02/20240216184223635-41708080143.png?v=1708080144)





没有回复内容