DR1 添加RTL-Anlogic-安路社区-FPGA CPLD-ChipDebug

DR1 添加RTL

在TD中,有以下三种方式将RTL源文件添加至TD工程。

20250305175725905-image

① 直接在TD中RTL的源文件

② 使用IP Catalog例化单个IP,可在IP页面修改IP配置,需手动生成IP连接。参考说明:[known-link]

③ 使用Design Integrator 例化多个IP,可在IP页面修改IP配置,能自动生成IP间连接的RTL。参考说明:

使用catalog例化IP

使用design integrator例

一般推荐使用第三种方式。

IP Catalog是TD中浏览所有IP库的工具,其IP分为两类:

  • 系统IP,也就是TD内置的IP,安装TD软件后便能直接例化。这一类IP由TD 工作人员使用IP packager打包。
  • 用户IP,也就是用户module packager将RTL打包得到的IP。

因此,将RTL打包为IP由两种方式:

  • IP Packager:IP打包工具高级版,具备ip打包的所有功能,但打包过程繁琐,故不开放给普通用户。支持verilog和system verilog。
  • Module Packager:IP打包工具的简化版。适用于不复杂的RTL,能满足用户大部分的需求。支持verilog和system verilog。

(1)TD中添加RTL源文件

在TD工程中,参考《TD User Guide》第二章实现添加RTL的功能。

20250305175802622-image

20250305175809642-image

请登录后发表评论

    没有回复内容