适用于LatticeECP3的Serial RapidIO（SRIO）解决方案提供符合v2.1标准的内核，具有64位数据路径，可用于用户逻辑。
| 数据路径时钟速率根据检测到的链路宽度动态缩放。 | 核心支持以下链路速率，以及随附的逻辑层接口数据路径时钟速率： | 链接 | 1.25 Gbps |
|---|---|---|---|
| 2.5 Gbps | 3.125 Gbps | 1X | 15.625 MHz |
| 31.25 MHz | 39.1 MHz | 2倍 | 31.25 MHz |
| 62.5 MHz | 78.125 MHz | 4X | 62.5 MHz |
125 MHz
156.25 * MHz
。*注意：由于156.25MHz结构时钟，目前不容易实现4x 3.125Gbps链路速率。 。IP核目前正在进行优化，以提供更快的4x 3.125Gbps时序收敛。
没有回复内容