How to  implement a clock redundancy MUX with a Dynamic Clock Selection MUX (DCS) when a DCS requires that both clocks are toggling to perform the switch?

LatticeSC（M），LatticeEC（P），LatticeEC（P）2，LatticeECP2M，LatticeECP3，LatticeXP和LatticeXP2器件提供的动态时钟选择（DCS）模块旨在支持不同类型的无中断切换，这需要从中进行干净的切换。

一个时钟到另一个。

DCS适用于此应用，但在时钟冗余MUX中，当前时钟可以突然停止。

我们的想法是MUX会自动切换到冗余时钟以保持系统正常运行。。由于当前时钟停止，DCS中的无中断电路无法运行，结果是开关永远不会发生。
。通过利用两个FPGA锁相环（PLL），可以使用DCS实现冗余MUX。。即使输入时钟停止，PLL也能始终提供切换时钟输出。 。PLL使用其内部压控振荡器（VCO）重建时钟，其时钟将始终切换。。如果没有输入时钟，VCO最终将偏离输入参考，但它将继续切换。。这种切换足以使DCS切换到另一个时钟。
。在每次输入DCS之前使用PLL。。将PLL置于内部反馈模式，频率合成为1x。。每个PLL充当每个时钟信号的时钟缓冲器。。使用PLL产生的额外相位偏移通常不是问题，因为DCS主要用于在FPGA中提供参考时钟。