什么是数字CDR？它与正常的CDR有什么不同？

具有SerDes器件的晶格高值FPGA利用数字时钟数据恢复（CDR）。数字CDR类似于模拟CDR，因为它从数据流中恢复时钟，并对齐时钟的相位以正确地采样数据。不同之处在于如何做到这一点和它的性能。
模拟CDR使用电荷泵和环路滤波器来控制振荡器。CDR保持恢复的时钟以与提取数据的时钟相同的频率运行。这是一个精确的频率锁定时钟，然后相位对齐以采样串行数据。使用环路滤波器，即使数据不提供许多转换来更新振荡器，振荡器也能保持相同的频率。
使用完全数字逻辑创建数字CDR。数模转换器（DAC）控制振荡器的输入，选择特定的频率，CDR恢复时钟将在该特定频率下运行。当数据转换进入CDR时，该频率被调整以匹配数据流中的转换。在数据转换的中断中，CDR将比模拟CDR环路滤波器实现更快地返回到DAC值。数字CDR的优点在于它物理上更小，使用更少的功率，并且可以更快地锁定传入的数据流，因为DAC值使振荡器非常接近数据频率。
格选择了以8B10B编码或其他高转换数据格式为目标的SerDes接口的高价值FPGA家族的数字CDR。数字CDR为这些应用提供了成本、功率和性能的最佳折衷。