当我将DDR3地址或命令输出信号分配给DQS引脚时,为什么iSPLEVER和晶格钻石的位置和路径会产生错误?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

当我将DDR3地址或命令输出信号分配给DQS引脚时,为什么iSPLEVER和晶格钻石的位置和路径会产生错误?

对于DDR3,地址和命令输出是使用DDR寄存器(ODRXD1模块)生成的。DQSP和DQSN引脚不支持DDR寄存器因此错误。这些输出将需要分配给非DQS引脚。

请参阅技术说明中的“DDR3引脚指南”部分。LATECIECP3高速I/O接口——TN1180对于所有DDR3引脚规则。

请登录后发表评论

    没有回复内容