DDR（双倍数据速率）存储器接口使用SSTL信令，这需要在接收器侧并行终止VTT。数据的外部VTT终端在读取操作期间用于存储器控制器侧。。由于地址，命令和控制信号是从存储器控制器输出的，因此在控制器侧不需要VTT终端。。因此，地址，命令和控制信号需要在存储器端终止到VTT，因为DDR2 / 3存储器是这些信号的接收器。要求数据信号上的外部终端电阻位于接近。尽可能使用ECP3引脚，走线长度不超过600密耳（0.6“）。我们建议您运行信号完整性（SI）仿真以确定最佳终端值。如果SI仿真不可用，则并联终止100~120欧姆。建议使用VTT for DDR3（DDR2为75欧姆）。
Fatal error: Uncaught TypeError: Cannot access offset of type string on string in /www/wwwroot/chipdebug.com/wp-content/themes/zibll/inc/functions/shop/widgets/widgets-product.php:652 Stack trace: #0 /www/wwwroot/chipdebug.com/wp-content/themes/zibll/inc/csf-framework/classes/widget-options.class.php(676): zib_shop_widget_ui_oneline_product_lists() #1 /www/wwwroot/chipdebug.com/wp-includes/class-wp-widget.php(394): CSF_Widget->widget() #2 /www/wwwroot/chipdebug.com/wp-includes/widgets.php(847): WP_Widget->display_callback() #3 /www/wwwroot/chipdebug.com/wp-content/themes/zibll/inc/functions/bbs/inc/template.php(42): dynamic_sidebar() #4 /www/wwwroot/chipdebug.com/wp-content/themes/zibll/inc/functions/bbs/page/posts.php(36): zib_bbs_page_template() #5 /www/wwwroot/chipdebug.com/wp-includes/template.php(880): require_once('...') #6 /www/wwwroot/chipdebug.com/wp-content/themes/zibll/inc/functions/bbs/inc/class.init.php(426): load_template() #7 /www/wwwroot/chipdebug.com/wp-includes/class-wp-hook.php(353): zib_bbs->template_redirect() #8 /www/wwwroot/chipdebug.com/wp-includes/class-wp-hook.php(377): WP_Hook->apply_filters() #9 /www/wwwroot/chipdebug.com/wp-includes/plugin.php(523): WP_Hook->do_action() #10 /www/wwwroot/chipdebug.com/wp-includes/template-loader.php(23): do_action() #11 /www/wwwroot/chipdebug.com/wp-blog-header.php(19): require_once('...') #12 /www/wwwroot/chipdebug.com/index.php(17): require('...') #13 {main} thrown in /www/wwwroot/chipdebug.com/wp-content/themes/zibll/inc/functions/shop/widgets/widgets-product.php on line 652
没有回复内容