为什么我只需要在莱迪思FPGA侧的DDR2 / 3（双倍数据速率）数据信号上进行外部VTT终端，而不是地址，命令和控制信号？

DDR（双倍数据速率）存储器接口使用SSTL信令，这需要在接收器侧并行终止VTT。数据的外部VTT终端在读取操作期间用于存储器控制器侧。。由于地址，命令和控制信号是从存储器控制器输出的，因此在控制器侧不需要VTT终端。。因此，地址，命令和控制信号需要在存储器端终止到VTT，因为DDR2 / 3存储器是这些信号的接收器。要求数据信号上的外部终端电阻位于接近。尽可能使用ECP3引脚，走线长度不超过600密耳（0.6“）。我们建议您运行信号完整性（SI）仿真以确定最佳终端值。如果SI仿真不可用，则并联终止100~120欧姆。建议使用VTT for DDR3（DDR2为75欧姆）。