如果我不使用我的设备中的一个SDED/PC四,那么在布局方面有什么特别的考虑吗?如果我不想使用一个SDEDs/PC的LATECIEC2M或LATECIECP3,那么我应该用SerDe/PCS电源和信号引脚做什么呢?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

如果我不使用我的设备中的一个SDED/PC四,那么在布局方面有什么特别的考虑吗?如果我不想使用一个SDEDs/PC的LATECIEC2M或LATECIECP3,那么我应该用SerDe/PCS电源和信号引脚做什么呢?

如果您不使用SeltEcEPm或LaTeCeCp3的Serds/PC,则需要执行以下步骤:

  • 连接电源VCCA和接地VSSA;
  • 让其他电源域(VCCIB和VCCOB)浮动;
  • 让另一个信号管脚如:HNDIP/N,HDOUTP/N和RIF-CLKP/N浮动。所有未使用的通道输出被三个差分输出对之间连接大约10千欧姆的内部电阻。你根本不需要在设计中实例化SerDes。整个SerDes处于断电模式,没有实例化。

用户还可以参考T11189 -格ECP3硬件清单,在分区-LaTeCeCp3 SerDes/PCS电源下

链接到TN1189HTTP//www. LaTeleSeM.COM/VIEWIX文档?文档文件ID=32324

请登录后发表评论

    没有回复内容