MIG 7系列DDR3L -MIG GUI允许比DS182规范(33MHZ/667 Mbps)更高的值(400兆赫),用于KDDCON-7FBG的1—DDR3L(1.35V IO)。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

MIG 7系列DDR3L -MIG GUI允许比DS182规范(33MHZ/667 Mbps)更高的值(400兆赫),用于KDDCON-7FBG的1—DDR3L(1.35V IO)。

描述

版本发现:MIG 7系列V2.0 RV1

版本解决:(赛灵思解答54025)

MIG 7系列GUI不正确地允许DDR3L接口在KiTeX-7 FBG封装中达到400 MHz,1个速度级器件。

这不符合DS182(V2.13)规范的33MHz(667 MbPS)。

解决方案

GUI将在下一个版本中正确地将此内存/ FPGA部件组合限制为33MHz。

在此之前,请确保在工具内没有选择高于33MHz的频率。

修订历史

12/18/2013 -首次发布

8/10/2015 -更改DS191到DS182

请登录后发表评论

    没有回复内容