影响,7系列-当配置SSET器件SARTUPCLK必须设置为JtagClk,以避免在SLR启动之间的延迟-Xilinx-AMD社区-FPGA CPLD-ChipDebug