在NC-Verilog中编译/精心设计基于SERDES的设计有哪些步骤?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug