7系列MIG – sys_clk输入的抖动要求

描述

（UG586）声明：

“SYS_CLK

这是存储器接口的系统时钟输入，通常连接到低抖动外部时钟源。“

MIG是否为sys_clk输入定义了最大抖动要求？

解

不，MIG没有为sys_clk指定输入抖动要求。

唯一的要求是满足MMCM和PLL的最大输入时钟周期抖动规范，如FPGA直流和交流开关特性数据表中所定义。