MIG 7系列AXI DDR3 / DDR2 – 在MIG内启用“窄突发”选项不会影响RTL，参数保持设置为“0”-Xilinx-AMD社区-FPGA CPLD-ChipDebug

1

MIG 7系列AXI DDR3 / DDR2 – 在MIG内启用“窄突发”选项不会影响RTL，参数保持设置为“0”

等级-LV2-ChipDebug

6年前发布

500

描述

发现版本： MIG 7系列v2.2
版本已解决：请参阅（Xilinx答复54025）

当我在MIG GUI中选择窄突发时，example_top.v中的窄突发参数不反映这一点。

我该如何启用？

解

参数如下：

参数C_S_AXI_SUPPORTS_NARROW_BURST = 1，

是示例设计中未更新的参数，但在用户设计中。

将此更新为“0”将解决示例设计的此问题。

修订记录：

09/03/2014 – 初始版本

FPGA FPGA-CPLD IP MIG_7_Series xilinx 赛灵思

1

1人已评分