约束:如何限制时钟资源的异步路径?xilinx_wiki6年前发布110该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAFPGA_Device_FamiliesFPGA-CPLDISE_Design_Suitexilinx赛灵思
没有回复内容