约束:如何限制时钟资源的异步路径?-Xilinx-AMD社区-FPGA CPLD-ChipDebug