如何提高基于ISim的硬件协同仿真的速度?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

如何提高基于ISim的硬件协同仿真的速度?

描述

由于仿真时间较长,ISE工具提供了一个硬件协同仿真工具,通过在硬件中实现该逻辑并将该逻辑用作仿真协处理器来提高关键逻辑的速度。因为仿真速度是使用HW-Cosim的主要动机,是否还有其他步骤可以提高仿真速度?

在14.1 ISE仿真工具(ISim)中,添加了一个新的开关以提高仿真速度。此开关如下:

“-hwcosim_no_combinational_path”

通过禁用组合馈通路径的内部处理逻辑,此开关允许更快的仿真时间。

此开关仅在ISE 14.1及更高版本的工具版本中可用。有关早期版本的ISE工具的解决方案,请联系Xilinx技术支持以获取帮助。

请登录后发表评论

    没有回复内容