MIG 7系列DDR3  – 包含多组ODT,CS和CKE的单级设计生成错误-Xilinx-AMD社区-FPGA CPLD-ChipDebug

MIG 7系列DDR3 – 包含多组ODT,CS和CKE的单级设计生成错误

描述

发现版本:1.8
版本已解决 :请参阅(Xilinx答复45195)

在MIG 7系列v1.8中生成单一等级设计时,如果首先选择双列器件然后重置为单一等级器件,则生成的设计错误地包括多组ODT,CS和CKE。

例如,如果首先选择MT4JK512M8THD-15E双列器件然后复位到MT4JK256M32SLD-15E单级器件,则生成的设计和UCF错误地具有两个CKE,ODT和CS引脚。

要解决此问题,请重新选择单级器件的设计。

请登录后发表评论

    没有回复内容