首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Lattice-莱迪斯
帖子 1894
互动 1088
关注 37
莱迪思半导体公司是美国的一家半导体公司,专门从事低功耗,现场可编程门阵列的设计和制造。
3名版主
发布
全部
最新发布
最新回复
热门
精华
lattice_wiki
8年前发布
5次阅读
关注
在ispMACH4000V器件的情况下,如果5V(通过上拉电阻)施加到CPLD的I / O引脚,而VCC和VCCO处于0V并持续几毫秒,是否会对器件产生任何影响?设备会因此设置而损坏吗?
在ispMACH4000V数据手册中,参考第15页 - “绝对最大额定值”,如果Vin = 5.0v在绝对最大额定值范围内,则不会损坏器件
评分
回复
分享
lattice_wiki
8年前发布
5次阅读
关注
位置和路径跟踪报告显示每个时间偏好的4096个最坏情况下的定时路径。这是否意味着格点时序分析工具如果不超过4096条路径,将无法分析我的设计中的所有时序路径?
时序分析工具确实分析了设计中的所有时序路径。对于定时关闭,分析器将解决所有故障定时路径,即使它们超过4096条路径。仅用于地图和地点和路径跟踪报告的目的仅显示最多4096条最坏的定时路径。
评分
回复
分享
lattice_wiki
8年前发布
4次阅读
关注
我用一个ATMEL SPI闪存配置一个晶格ECP2/M设备。假设CLK应该在完成信号变为活动之后运行120个周期,然后变成三态,但在我的情况下,CLK从不停止运行。为什么会发生这种情况?
该帖子内容已隐藏,请登录后查看
登录后继续查看
登录
注册
评分
回复
分享
lattice_wiki
8年前发布
3次阅读
关注
为什么格子-钻石3.5在产生EPC3 FPGA的PCS(物理编码子层)IP时给出以下错误信息?错误信息:-“如果TX ReFLK源和RX参考时钟源都是外部的,那么RX参考时钟速率必须与TX参考时钟速率相同”。
该帖子内容已隐藏,请登录后查看
登录后继续查看
登录
注册
评分
回复
分享
上一页
1
…
62
63
64
跳转
37人已关注
分享
Lattice-莱迪斯
莱迪思半导体公司是美国的一家半导体公司,专门从事低功耗,现场可编程门阵列的设计和制造。
发布
关注
帖子
1894
互动
1088
阅读
16.7W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则