Lattice-莱迪斯

通过SPI I2C IIC或GPIO模拟JTAG接口对LATTICE XO2 XO3 CPLD FPGA在线升级的开发笔记及源码分析本文主要是介绍单片机MCU ARM DSP...

2年前更新384次阅读

精通过SPI I2C IIC或GPIO模拟JTAG接口对LATTICE XO2 XO3 CPLD FPGA在线升级的开发笔记及源码分析

通过SPI I2C IIC或GPIO模拟JTAG接口对LATTICE XO2 XO3 CPLD FPGA在线升级的开发笔记及源码分析-ChipDebug

7年前发布819次阅读

ddr3 存储器的 on the fly 是什么意思？

该帖子内容已隐藏，请评论后查看

登录后继续评论

it文件绝对烧录进板子了，但是使用reveal 时。debug device：已经搜索到了，就是没办法选择。提示：please check cable connect...

-1

A136508

16天前发布16次阅读

提问reveal inserter使用异常问题

评分

6年前发布59次阅读

ispVM Embedded和EPROM版本有什么区别？

该帖子内容已隐藏，请评论后查看

登录后继续评论

作者：Rock.Ding（莱迪思半导体公司）关键字：MCU, JTAG, 在线编程, CPLD。前言CPLD(Complex Programmable Logic Device)复杂可...

评分

chipdebug

2年前更新3485次阅读

精MCU模拟JTAG接口对LATTICE CPLD进行在线编程加载

MCU模拟JTAG接口对LATTICE CPLD进行在线编程加载-ChipDebug

MIPI Display

1个月前更新9次阅读

Lattice_DDR存储器设计规则(ecp系列)

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

1个月前更新371次阅读

已解决请问，LATTICE的FPGA开发软件diamond哪里看消耗了多少资源？

该帖子内容已隐藏，请评论后查看

登录后继续评论

ECP5U85F bit 文件与5085兼容性操作
虽然晶中的芯片确实与LATTICE的芯片是同宗同源（买的lattice的裸片自己回来封的），软件和代码甚至固件都可以直接用LATTICE的，但是在烧写方面还是与进口的LATTICE芯片有差异，下面是注意事项。
由于烧写工具会在Verify...

评分

chipdebug

6个月前发布20次阅读

Lattice ECP5U85F芯片晶中国产版5085芯片烧写注意事项

评分

chengfeng

7年前发布432次阅读

LATTICE FPGA ECP5 程序可以通过 JTAG下载却不能下载到SPI FLASH里（未加密），请问怎么解决？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

最近项目需要，需要通过MCU动态配置LATTICE的XO3 CPLD。主端是的ALTERA的CYCLONE V，跑了NIOS。有人搞过类似的东西没？

7年前发布761次阅读

有谁弄过MCU通过SSPI方式配置 LATTICE XO3 XO2 CPLD的？

评分

ICMaker

3个月前更新199次阅读

ICMaker 的 LATTICE HW-USBN-2B 下载器软件使用教程（工具资料免费下载）

Lattice下载器高速编程器HW-USBN-2B fpga仿真器ispdown烧录器https://item.taobao.com/item.htm?id=707423326820 JTAG速度支持30...

+19

评分

LATTICE-CPLD/FPGA的在线加载程序包含7个文件，程序在安装目录下1）debug.h定义状态机操作中各个命令的字符串2）hardware.h定义硬件资源3）hardware.c和硬件操作相关的代码4）ispvm_ui.c和用户接口相关的代码5）ivm_core.cJTAG状态机操作代码6）vmopcode.h定...

2年前更新356次阅读

通过MCU/ARM/CPU在线加载 Lattice CPLD/FPGA

realwugang

5年前发布385次阅读

LATTICE diamond deployment如何将bit或者mcs文件转为CPU能解析bin文件？

该帖子内容已隐藏，请评论后查看

登录后继续评论

请教各位一个问题，lattice diamond3.12工程中添加.rvl调试文件后，在translate design步骤报错，logical block '' with type '' is unexpanded。用LSE综合可以通过，用synplify pro就会报错，这是什么原因？

评分

tststs

8个月前发布28次阅读

提问工程添加调试文件.rvl后，在translate design步骤报错：logical block ” with type ” is unexpanded。

评分

7年前发布266次阅读

LATTICE FPGA/CPLD 软件Diamond、iCEcube、ispLEVER Classic 等最新版及历史版免注册百度网盘共享下载地址

该帖子内容已隐藏，请评论后查看

登录后继续评论

lattice crosslink mipi硬核，如何用modesim仿真？

评分

3年前发布78次阅读

lattice crosslink mipi硬核，如何用modesim仿真

评分

popomao

6年前发布264次阅读

LATTICE FPGA 软件 diamond里面，Verilog 和 vhdl可以混合调用吧？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

6年前发布38次阅读

如何删除错误验证失败 – 使用Diamond Programmer编程ispMACH设备时“函数VERIFY_USERCODE失败”？

该帖子内容已隐藏，请评论后查看

登录后继续评论

7年前发布2445次阅读

精怎样在线申请LATTICE FPGA 软件的LICENSE？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice推出了基于超低功耗（iphone手机上曾用的up5k）FPGA的TinyML开发平台，并且开源了声音和人脸识别的开源方案。视觉、...

评分

starkwang

2年前更新21次阅读

Lattice推出了基于超低功耗FPGA up5k （iphone手机上曾用）的TinyML开发平台的开源方案

评分

6年前发布56次阅读

如何避免错误“ERROR – pmi详细说明中的错误：pmi_ram_dp_0完成：错误代码2”在Lattice Diamond Tool中？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

6年前发布125次阅读

.bit文件和.jed文件有什么区别？

该帖子内容已隐藏，请评论后查看

登录后继续评论

在spreadsheet 里我想把两个管脚对换，怎不成功，例如 led0 和led1. 先把两个都clear 了，原来的led0 配led1 ，再原来的led1配l...

评分

Cryingcat

2年前发布15次阅读

diamond在spreadsheet 里我想把两个管脚对换，怎不成功?

评分

xilinx_fpga

2年前更新252次阅读

已解决lattice diamond SynplifyPro 编译错误 “Can’t open input file”

在lattice diamond软件编译参考设计时出现如下错误，对参考设计没做任何修改，综合工具选的是SynplifyPro，上周还可以没有问题,大伙能帮忙看看吗？ERROR - NF100 |Can’t open input file F:\dsirxreferencedesignrgb8882lane\rd1185_mipi_dsi2parallel_bridg...

chipdebug

超级版主1

用synplify打开看看。参考这个提问，https://chipdebug.com/forum-post/449.html

评分

yuanxiaowa

2年前更新195次阅读

全网最详细Lattice ddr3教程之仿真和时序约束全攻略

Lattice ddr3教程全攻略之仿真篇对于这部分，首先建议安装好diamond,modelsim se 10.1a这两个软件，如果想仔细分析DDR3的IP部分...

+32

6年前发布171次阅读

对Lattice MIPI DSI TX RD1184参考设计中dcs_rom模块的疑惑

该帖子内容已隐藏，请评论后查看

登录后继续评论

LATTICE ECP5 FPGA DDR3 MEM 如何使用MODELSIM仿真？

评分

chengfeng

2年前更新159次阅读

已解决LATTICE ECP5 FPGA DDR3 MEM 如何仿真？

首先目录下的inst1_eval.do文件

注意下面的路径以及diamond的版本改为你自己的

然后启动modelsim键入以下命令进入仿真所在目录，注意替换成你对应的目录

然后键入以下命令运行仿真

可以看到仿真波形以及输出的调试信息

评分

2年前更新9028次阅读

精LATTICE的FPGA开发软件diamond的安装及LICENSE授权教程

该帖子部分内容已隐藏

请问DDR的ip core中，有个接口时钟频率的选项，可选的时钟范围为100~400MHZ，但是我实际的接口时钟并没有那么高，只有93.75M，这种情况会不会影响DDR ip core的使用？换个角度说，如果接口时钟达不到DDR ip core要求的时钟，该如何处理？

7年前发布146次阅读

LATTICE FPGA的DDR3 IP core 可不可以使用93.75M时钟？

你在IPCORE的配置界面设置为100m，然后实际用90m的时钟没有问题。

评分

6年前发布34次阅读

ICECUBE2砂纸抛出错误，表示无法放置PLL实例。用户如何解决这个问题？

该帖子内容已隐藏，请评论后查看

登录后继续评论