首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Anlogic-安路
帖子 368
互动 1047
关注 64
上海安路信息科技股份有限公司(简称“安路科技”)成立于2011年,总部位于浦东新区张江高科技园区。安路科技专注于为客户提供高性价比的可编程逻辑器件(FPGA)、可编程系统级芯片(SoC)、及相关EDA软件工具和创新系统解决方案。
2名版主
发布
全部
最新发布
最新回复
热门
精华
ICMaker
1年前更新
6次阅读
关注
Potato PieV4.0 开发板可搭配的套件
OV5640摄像头模块USB2.0 480Mbps HS 模块7寸 1024*600 LVDS屏RGMII千兆以太网模块0.96寸 SPI IPS TFT 全彩液晶模块IIC OLED模...
+1
评分
回复
分享
yang9527
32天前更新
5次阅读
关注
用Python给Verilog设计自仿(二):用D触发器解锁自动化验证的「第一个波形」
1前言对于许多FPGA/IC工程师而言,设计实现游刃有余,验证仿真却常成短板——传统验证方法面临两难困局:学习UVM需投入大量时间...
评分
回复
分享
chipdebug
4个月前更新
5次阅读
关注
DR1器件仿真报GSR.done_gwe错误解决办法
错误如下:解决办法如下:
评分
回复
分享
ICMaker
1个月前更新
5次阅读
关注
AHB协议为什么会有1KB的Boundary
这是今天星球内的一位球友的提问,简单总结一下。在AMBA AHB协议中,1KB地址边界是一个重要的限制条件,其主要目的是确保突发传输(burst transfer)不会跨越从设备的最小地址空间边界,可能是早期OS的限制吧。其实AXI协议规定的4KB边界也是类似的道理,一通...
评分
回复
分享
ICMaker
29天前发布
4次阅读
关注
DR1 使用design integrator例化IP
TD中将RTL添加至工程的方式有三种,详情请参考:[known-link] 在TD工程中,参考《TD User Guide》第3.2节,使用design integrato...
评分
回复
分享
ICMaker
29天前更新
3次阅读
关注
FD如何查看elf load时间
评分
回复
分享
ICMaker
29天前发布
3次阅读
关注
DR1新建工程
打开TD后,进行以下步骤,便能新建TD工程。① ②点击“Project”,在列表中点击“New Project”选项,进入新建工程页面。③ 输入...
评分
回复
分享
inner
1个月前更新
2次阅读
关注
跨时钟域背景下的亚稳态和 MTBF 是什么
什么是亚稳态?
亚稳态是触发器或锁存器输出端发生的不可预测行为,其输出在特定时间段内呈现 0 到 1 之间的非特定值。
如果是触...
+3
评分
回复
分享
上一页
1
…
11
12
13
跳转
64人已关注
分享
Anlogic-安路
上海安路信息科技股份有限公司(简称“安路科技”)成立于2011年,总部位于浦东新区张江高科技园区。安路科技专注于为客户提供高性价比的可编程逻辑器件(FPGA)、可编程系统级芯片(SoC)、及相关EDA软件工具和创新系统解决方案。
发布
关注
帖子
368
互动
1047
阅读
8.3W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则