首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
易灵思(Elitestek)
帖子 126
互动 49
关注 16
易灵思FPGA核心团队成员来自赛灵思、英特尔与Microsemi等科技公司早期的专家和管理团队, 平均行业经验25年。公司设在中国大陆、中国香港与马来西亚的团队发挥各自独特优势,高频交流、高度融合,最大限度实现优势互补、资源整合。公司从架构与IC设计、工艺制程、封装与测试、成本/品质/交付管控,到EDA工具设计、IP与应用方案设计、营销与技术支持。
2名版主
发布
全部
最新发布
最新回复
热门
精华
XL_易灵思FPGA
25天前发布
16次阅读
关注
精
programmer烧写用户数据到flash-v1
今天有客户提出怎样把用户数据写入到flash的操作,本来以为写的programmer都不支持了,但是经过多次验证发现还是可以的,可能之...
+5
评分
回复
分享
XL_易灵思FPGA
5个月前更新
234次阅读
关注
精
易灵思LVDS用法
这里以钛金的LVDS为例。LVDS RX 时钟选择LVDS时钟的接收要连接名字为GPIOx_P_y_PLLINz名字的差分对,这样的管脚直接驱动PLL,产...
+11
评分
1
分享
XL_易灵思FPGA
7个月前发布
381次阅读
关注
精
Efinity debugeri常见问题总结
(1)Debug Core UUID mismatch 原因:(1)CDONE信号没有拉高,说明程序没有加载到FPGA。也可以说程序没有运行起来。要注意...
+3
评分
回复
分享
XL_易灵思FPGA
7个月前发布
96次阅读
关注
精
Debug Core UUID mismatch案例总结 – update2
Efinity在Debug时会出现UUID mismatch错误。很多刚开始使用的人经常遇到。下面我们做一个总结。欢迎遇到案例时共同分享。 一般...
+2
评分
回复
分享
XL_易灵思FPGA
8个月前更新
307次阅读
关注
精
易灵思下载器使用说明
目录一、硬件说明... 3二、特性... 3三、管脚说明... 4四、驱动安装... 4方法一:... 4方法二:... 7五、JTAG与UART共用... 8 ...
+9
评分
回复
分享
16人已关注
分享
易灵思(Elitestek)
易灵思FPGA核心团队成员来自赛灵思、英特尔与Microsemi等科技公司早期的专家和管理团队, 平均行业经验25年。公司设在中国大陆、中国香港与马来西亚的团队发挥各自独特优势,高频交流、高度融合,最大限度实现优势互补、资源整合。公司从架构与IC设计、工艺制程、封装与测试、成本/品质/交付管控,到EDA工具设计、IP与应用方案设计、营销与技术支持。
发布
关注
帖子
126
互动
49
阅读
7619
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则