论坛标签 Routing-ChipDebug-第3页

标签

Routing

帖子数

70

阅读量

1656

等级-LV1-ChipDebug

6年前发布17次阅读

LatticeECP3 FPGA PLL可以接受扩频输入时钟吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布15次阅读

PLL的锁定输出可以用来检测PLL的输入时钟CLKI何时停止吗？Verilog代码示例VHDL代码示例

不，锁输出被注册，寄存器由输入时钟CLKI计时。因此，当CLKI停止时，锁输出冻结。如果需要检测CLKI何时停止，请在FPGA逻辑中添加一个简单的电路。该电路具有时钟作为输入，以及自由运行时钟（如FPGA的内部OSCx振荡器）。每当所讨论的时钟比自由运行时钟快切换...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布21次阅读

如果PLL失锁，LatticeSC PLL是否需要复位？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布21次阅读

有多少PLL可以在LatticeECP2M FPGA上使用PLLCAP？

以下摘录来自
LatticeECP2 / M sysClock PLL / DLL设计和使用指南 - TN 1103
。
-------------------------------------------------- -------------------

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布21次阅读

如何指定LatticeECP2 / M FPGA使用何种类型的PLL？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布15次阅读

为什么级联PLL设计中的第二个PLL不能在仿真期间实现锁定？

我的设计使用级联的2个PLL;即第一个PLL的输出是第二个PLL的输入。第一个PLL在模拟中运行良好，但第二个PLL无法实现锁定，输出频率不正确。第一个PLL的输入频率为16.8 MHz，CLKOP的输出频率为268.8 MHz。要获得这些设置，分频比为16/1。
在测试平台中，PLL的输...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布12次阅读

我的FPGA中的PLL是否使用25MHz输入时钟，占空比为33％（低）或66％（高）？

大多数莱迪思FPGA中的PLL应使用25 MHz输入时钟正确工作，占空比为33％（低）或66％（高）。检查您正在使用的特定FPGA的数据手册，以确定PLL的工作限制。。请查看“DC和开关特性”部分下的数据手册，了解PLL工作限制。。输入时钟频率必须在PLL列出的输入频率范...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布23次阅读

格子FPGA允许我驱动主时钟信号也驱动边沿时钟吗？

是的，可以为LaTeCeCp2/M、LaTeCeCp3和LaTICESC/M FPGA器件进行此操作。如果你有一个主时钟信号，你还想用来驱动一个边缘时钟，使用“PrimaReEdEdGE”首选项。这将确保软件按照您的意愿路由信号。否则，边缘时钟信号可能优先，并且软件将使用本地路由资源来达...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布12次阅读

在格子装置中，时钟除以2最好的方法是什么？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布21次阅读

每个ECP2 / XP2设备支持多少个seondary时钟？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分