首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
2410
1
更多资料
搜索内容
Harman
3枚徽章
他很忙，正在debug...
关注
商品列表
文章
0
收藏
0
评论
8
版块
0
帖子
32
粉丝
1
发布
32
排序
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
Harman
4年前更新
301次阅读
关注
请教lattice fpga功能异常，加入reveal debug 后反而正常了
现在碰到一个问题，想咨询一下。fpga功能异常，加入reveal debug 功能后反而正常了，以前碰到过类似的，xilinx 加chipscope 才运行正常的情况，后来发现是之前时序约束没做好,但现在时序约束都做了
Lattice-莱迪斯
评分
5
分享
Harman
8年前发布
63次阅读
关注
lattice区域约束是叫Group 吗？
lattice区域约束是叫Group 吗？可以将按模块为单位，约束到一个固定位置吗?
Lattice-莱迪斯
评分
1
分享
Harman
4年前更新
45次阅读
关注
为什么在Xilinx FPGA的手工布线中Pblock最好是矩形？
在DFX设计中，我们要手工布局（floorplan）完成面积和位置约束；在非DFX设计中，有时为了实现时序收敛，我们也会用手工布局的方...
Xilinx-AMD
评分
回复
分享
Harman
4年前更新
48次阅读
关注
Xilinx FPGA开发工具 Vivado增量综合技术
Vivado不仅提供了增量布局布线，还提供了增量综合。这对于进一步缩短编译时间是很有帮助的。通常情况下，使用增量综合可以使综合...
Xilinx-AMD
评分
回复
分享
Harman
4年前更新
137次阅读
关注
xilinx FPGA 开发工具 Vivado log文件包含什么信息（1）
无论是综合（Synthesis）还是实现（Implementation），Vivado在运行过程中都会生成日志文件。文件名为runme.log。这个文件位于相...
+8
Xilinx-AMD
评分
回复
分享
Harman
4年前更新
43次阅读
关注
Xilinx FPGA AI开发工具AIE(16)—AI Engine中的数据类型（2）
除了向量vector之外，AI Engine还提供另一种数据类型累加器accum。累加器本质上是乘法器的输出，与vector类似，有固定的硬件单元...
Xilinx-AMD
评分
回复
分享
Harman
4年前更新
31次阅读
关注
Xilinx FPGA AI开发工具AIE(15)—AI Engine中的数据类型（1）
数据类型是我们使用C++编程时必须明确的一项内容。针对AI Engine，这一点尤为重要。因为不同的数据类型所支持的运算是不同的。对...
Xilinx-AMD
评分
回复
分享
Harman
4年前更新
99次阅读
关注
Xilinx FPGA AI开发工具 AIE(14)—AI Engine API简介
起初，在Xilinx推出包含AI Engine的FPGA芯片Versal AI Core时，针对AI Engine的编程方式为Intrinsics。Intrinsics可理解为已经被...
Xilinx-AMD
评分
回复
分享
Harman
4年前更新
33次阅读
关注
Xilinx FPGA AI开发工具 AIE(13)—标量/向量处理单元
AI Engine包含一个标量处理单元和一个向量处理单元。其中标量处理单元用于程序控制（分支，比较）、标量数学运算、非线性函数和...
+1
Xilinx-AMD
评分
回复
分享
Harman
4年前更新
58次阅读
关注
Xilinx FPGA AI开发工具 AIE(9)—创建一个包含PL/PS/AIE的Vitis工程（2）
在前一篇文章中我们介绍了如何创建一个包含PL/PS和AIE三个domain的Vitis工程，接下来我们介绍一下如何编译该工程。 打开文件ful...
+9
Xilinx-AMD
评分
回复
分享
Harman
4年前更新
84次阅读
关注
Xilinx FPGA AI开发工具AIE(8)—创建一个包含PL/PS/AIE的Vitis工程（1）
打开Vitis例子工程 首先，按照下述步骤打开Vitis例子工程：第一步：打开Vitis 2021.2，设置好workspace第二步：在Welcome页...
+10
Xilinx-AMD
评分
回复
分享
Harman
4年前更新
47次阅读
关注
Xilinx FPGA AI开发工具 AIE(7)—理解Runtime Ratio
在描述graph的.h文件中，我们需用对每个kernel设置runtime ratio，如下图所示代码第26行和第27行。通常这个值介于0和1之间，表征...
+3
Xilinx-AMD
评分
回复
分享
加载更多
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
