首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
707
更多资料
搜索内容
陈士双
2枚徽章
他很忙，正在debug...
关注
商品列表
文章
0
收藏
0
评论
11
版块
0
帖子
7
粉丝
0
发布
7
排序
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
陈士双
3年前发布
98次阅读
关注
提问
FIFO读写问题
大佬们，求助个问题：连续的数据流存到异步FIFO中，读写时钟的频率相同，但是不同源，所以会有相位差积累，会不会随着时间推移出现读空或写满的情况？如何才能避免这个问题呢？
FPGA常见问题
评分
2
分享
陈士双
2年前发布
128次阅读
关注
提问
Lattice FPGA下载程序到Flash中遇到问题
在使用Lattice FPGA通过JATG将程序下载到Flash中时，出现下面这个报错，是什么原因呢？在下载之前已经对ram进行擦除了，擦除成功...
Lattice-莱迪斯
2
1
分享
陈士双
2年前发布
251次阅读
关注
已解决
Lattice FPGA 开发遇到问题
在使用Lattice芯片进行开发的时候，在生成bit流文件的时候，出现这个错误，有大佬知道怎么解决么？第一次使用Lattice 开发，有点...
Lattice-莱迪斯
7
6
分享
陈士双
3年前发布
58次阅读
关注
提问
使用ChipWatcher抓到的波形与代码逻辑不符，有跳变。
在使用安路FPGA时，使用Chipwatcher进行抓波形的时候，其波形与代码逻辑不符，如图，其中代码逻辑为shift_r={shift_r[9:0], shif...
Anlogic-安路
评分
5
分享
陈士双
3年前发布
84次阅读
关注
DDR3仿真的时候，app_rdy信号一直拉低是什么情况呢？
在使用MIG核控制DDR的时候，进行仿真的时候，初始化完成的后，可以写几个数据，但是之后就一直拉低了。图一是细节图，图二是整体...
Xilinx-AMD
评分
回复
分享
陈士双
2年前发布
42次阅读
关注
提问
Diamond 加入Reveal文件后，编译综合报错。。。
使用 Lattice 的 Diamond 的时候，加入Reveal文件后，编译综合报错，请问各位前辈这是什么原因呢？
Lattice-莱迪斯
评分
回复
分享
陈士双
2年前发布
46次阅读
关注
提问
在使用Diamond中的Reveal时，信号为灰色？
各位前辈，请问在使用Reveal进行调试时，想抓的信号为灰色，不能添加，这个问题怎么解决呢？
Lattice-莱迪斯
评分
回复
分享
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
