首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
1116
更多资料
搜索内容
XYShaoKang
他很忙，正在debug...
关注
商品列表
文章
0
收藏
0
评论
3
版块
0
帖子
21
粉丝
0
发布
21
排序
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
XYShaoKang
3年前更新
61次阅读
关注
二进制转BCD码模块
01概述BCD码（Binary-Coded Decimal），用4位二进制数来表示1位十进制数中的0~9这10个数码，是一种二进制的数字编码形式，用二...
+3
FPGA常见问题
评分
回复
分享
XYShaoKang
3年前更新
142次阅读
关注
时序分析相关书籍
该帖子部分内容已隐藏
付费阅读
已售 3
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
FPGA CPLD资料源码分享
评分
回复
分享
XYShaoKang
4年前更新
32次阅读
关注
FPGA跨异步时钟ASYNC_REG和XPM_CDC处理
FPGA中跨异步时钟处理的方法，是面试中经常碰到的问题，也是我们平时工作中经常会碰到的场景，对于单bit的跨异步时钟处理，...
Xilinx-AMD
评分
回复
分享
XYShaoKang
3年前更新
16次阅读
关注
数字IC设计、验证、FPGA笔试必会 – Verilog经典习题 （二）异步复位的串联T触发器
题目
用Verilog实现两个串联的异步复位的T触发器的逻辑，结构如图：
分析：
题目要求完成异步复位的T触发器，T触发器本质就是 输...
Xilinx-AMD
评分
回复
分享
XYShaoKang
4年前更新
24次阅读
关注
网络边缘的FPGA创新：莱迪思Avant-E FPGA带来全新机遇
众所周知，随着企业转向比集中式云数据中心更低的延迟、更安全和私密的处理，网络边缘计算持续快速增长。市场上正部署数十亿的网...
Lattice-莱迪斯
评分
回复
分享
XYShaoKang
4年前更新
57次阅读
关注
白皮书丨为什么说英特尔® FPGA 是实施边缘 AI 的理想之选？
随着企业运营的节奏日益加快，人们对快速响应的期望日益提升，决策逐渐从数据中心转向网络边缘。无论是要尽量保障繁忙...
+5
FPGA新闻资讯
评分
回复
分享
XYShaoKang
4年前更新
61次阅读
关注
安路科技发布新一代凤凰、精灵等系列FPGA产品，以更全面的产品矩阵匹配下游需求
新品发布
12月2日，先进可编程逻辑技术探索者上海安路信息科技股份有限公司（以下简称“安路科技”）在上海成功举办了主题为“安...
+1
FPGA新闻资讯
评分
回复
分享
XYShaoKang
4年前更新
33次阅读
关注
FPGA芯片需求高涨！国内原厂如何布局？
本文为专访京微齐力（北京）科技有限公司（以下简称：京微齐力）BD总监张伟平的实录。 京微齐力是国内最早进入自主研发、规模...
FPGA新闻资讯
评分
回复
分享
XYShaoKang
4年前更新
16次阅读
关注
莱迪思即将举办线上发布会推出全新Avant™中端FPGA平台
莱迪思半导体近日宣布将于2022年12月6日（星期二）举办的线上全球发布会中推出全新低功耗中端FPGA平台Lattice Avant™。Lattice ...
Lattice-莱迪斯
评分
回复
分享
XYShaoKang
4年前更新
52次阅读
关注
揭秘美国半导体竞争力：年研发投入502亿美元，撑起全球市场半壁江山
2022年，全球半导体行业销售额预计超过6180亿美元。芯东西11月24日消息，上周，美国半导体行业协会（SIA）发布32页半导体行业报...
+8
FPGA新闻资讯
评分
回复
分享
XYShaoKang
4年前更新
90次阅读
关注
FPGA设计中RAM和ROM初始化的方法
FPGA设计中RAM和ROM作为存储器用来存储可变或不可变类型的数据，根据使用场景不同有不同的初始化方法。ROM初始化一般是加载固定数据，RAM声明时默认为不定态数据，初始化时可以让数据为全1或者全0.
RAM的初始化方法
方法1：小型RAM复位时按地址写入初...
FPGA常见问题
评分
6
分享
XYShaoKang
4年前更新
40次阅读
关注
FPGA学习、一起来了解一下FIFO！
一：fifo是什么
FIFO的完整英文拼写为FirstIn First Out，即先进先出。FPGA或者ASIC中使用到的FIFO一般指的是...
FPGA常见问题
评分
回复
分享
加载更多
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
