首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
1.2W+
更多资料
搜索内容
Ordinary
5枚徽章
他很忙，正在debug...
关注
商品列表
文章
0
收藏
0
评论
9
版块
0
帖子
43
粉丝
0
发布
43
排序
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
Ordinary
3年前更新
92次阅读
关注
Xilinx的IP：1024点FFT快速傅立叶变换
该帖子部分内容已隐藏
付费阅读
已售 3
10
积分
黄金会员
9
钻石会员
8
登录购买
此内容为付费阅读，请付费后查看
FPGA CPLD资料源码分享
评分
2
分享
Ordinary
3年前更新
105次阅读
关注
Altera USB Blaster,J-Link,ST-Link,CMSIS-DAP多合一下载器开源
该帖子部分内容已隐藏
付费阅读
已售 3
5
积分
黄金会员
4
钻石会员
3
登录购买
此内容为付费阅读，请付费后查看
FPGA CPLD资料源码分享
评分
回复
分享
Ordinary
3年前更新
59次阅读
关注
开源的DDS信号源，带12位AD和10位DA，DDS输出幅度可控
该帖子部分内容已隐藏
付费阅读
已售 2
5
积分
黄金会员
4
钻石会员
3
登录购买
此内容为付费阅读，请付费后查看
FPGA CPLD资料源码分享
评分
回复
分享
Ordinary
2年前更新
96次阅读
关注
我收集的DRAM资料，含美光提供的SDRAM控制器源码
该帖子部分内容已隐藏
付费阅读
已售 2
20
积分
黄金会员
19
钻石会员
18
登录购买
此内容为付费阅读，请付费后查看
FPGA CPLD资料源码分享
评分
3
分享
Ordinary
3年前更新
55次阅读
关注
最全的毫米波雷达论文免费分享
该帖子部分内容已隐藏
付费阅读
已售 2
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
FPGA CPLD资料源码分享
评分
1
分享
Ordinary
1年前发布
72次阅读
关注
Cadence allegro 制作封装常用的命令
写一下做封装常用的命令：（1）File -- create symbol用于创建psm文件，一般建好封装会自动生成create device用于第三方网表，导...
PCB设计
评分
回复
分享
Ordinary
6个月前更新
119次阅读
关注
墨水屏的局部刷新及参考程序
墨水屏局部刷新原理墨水屏通过电泳技术控制带电颜料颗粒移动实现显示。局部刷新指仅更新屏幕部分区域而非全屏刷新，可降低闪烁和...
ELink墨水屏电子纸
评分
回复
分享
Ordinary
1年前发布
38次阅读
关注
Cadence allegro 设计一个做封装的模板
设计封装我们用PCB Editor或Package Designer都行(1)点击File--new--package symbol,给个名字，例如：tem；(2)接下来设置参数（...
PCB设计
评分
回复
分享
Ordinary
1年前发布
1447次阅读
关注
Cadence Allegro设计过孔Via教程
在PCB设计中，常用的过孔规格主要为Via8*16，Via10*18，Via12*20，Via16*24（少用），最小可做到Via8*14。这里我们的单位默认为m...
PCB设计
评分
回复
分享
Ordinary
1年前发布
68次阅读
关注
Allegro 使用技巧
这几个分别是通用，布局，布线。右键不一样，注意区别，最后一个是修剪直角。Allegro技巧有太多了，就先选择我们会用到的10个类...
+3
PCB设计
评分
回复
分享
Ordinary
1年前发布
23次阅读
关注
Allegro快捷键
首先说明一下环境变量文件（evn文件），环境变量文件有两个，它们分别在系统盘的根目录下的pcbevn 目录中（比如系统在 C 盘，那么 evn 文件将在 c:\pcbevn 下）和程序安装路径下（如Cadence 设计系统程序安装在 D:\Cadence 下，则 evn 文件将在D:\Cadence\PSD...
PCB设计
评分
回复
分享
Ordinary
1年前发布
48次阅读
关注
ALLEGRO 问题累积 | 转载
一、群组布线;群组布线包括总线布线和一次布多外Trance.1.一次布多个Trance .鼠标左键进行选择多外PIN,或VIA. 同时可以在布线过程中用右键切换到单线模式。群组布线只能在一个层中， 不允许打过孔。也可以在群组布线过程中，右键，“CHANGE Control Trace”Ca...
PCB设计
评分
回复
分享
加载更多
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
