首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
5381
更多资料
搜索内容
yang9527
4枚徽章
他很忙，正在debug...
关注
商品列表
文章
0
收藏
0
评论
7
版块
0
帖子
21
粉丝
0
发布
21
排序
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
yang9527
8年前发布
117次阅读
关注
分享一下我FPGA软核CRC校验防破解思路
我一直反对用分支判断校验和的对错。因为解密者可以反汇编后，把分支改为无条件跳转。这样就跳过了验证过程。
正确的方法是把校验和去异或其他的重要数据。最后校验和再经过处理后为0。那么用0异或任何数据都不会改变。假如校验和错误，那么再经过处理后就不...
FPGA常见问题
评分
2
分享
yang9527
8年前发布
25次阅读
关注
LATTICE xo2-4000的cpld，擦除以后在上电b10的管脚为啥会输出周期的波形
该帖子内容已隐藏，请登录后查看
登录后继续查看
登录
注册
Lattice-莱迪斯
评分
回复
分享
yang9527
8年前发布
171次阅读
关注
请教LATTICE ecp5 FPGA的SerDes收发异常问题
各位大佬，我想请教一下ecp5的SerDes的问题。我用的fpga型号为LFE5UM-25-6MG285C。目前ecp5的SerDes情况是，我用一路（1lane）通...
Lattice-莱迪斯
评分
7
分享
yang9527
3年前更新
140次阅读
关注
高速电路设计实践.pdf
该帖子部分内容已隐藏
付费阅读
已售 2
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
FPGA CPLD资料源码分享
评分
2
分享
yang9527
4年前更新
23次阅读
关注
芯片战是一个重要的信号：为了霸权，一切皆可为！
不要浪费一次超大规模危机，迎接一生一次的机会
美国的海王气质又来了
不知道大家有没有这么一种生活体验，就是看到不用排队的核酸检测点，有一种无法抗拒的诱惑，想上去捅一下喉咙，然后起码可以保证自己24小时装逼卖萌大自由。
如今的美国，貌似对付起中国...
FPGA新闻资讯
评分
回复
分享
yang9527
4年前更新
34次阅读
关注
芯片行业，来到决战时刻！
决战时刻真的来了。1半导体暴跌背后一场风暴突袭了整个半导体行业。国庆假期后开盘第一天，大盘失守3000点，半导体板块更是迎来...
+3
FPGA新闻资讯
评分
回复
分享
yang9527
4年前更新
105次阅读
关注
更高性能、更低功耗！英特尔® Agilex™ D系列 FPGA 着力满足中端应用的不同需求
作者：Mark van der Zalm产品营销经理英特尔可编程解决方案事业部执行概要继初代英特尔® Agilex™ FPGA 家族在市场收获广泛认...
+3
FPGA新闻资讯
评分
回复
分享
yang9527
4年前更新
114次阅读
关注
开发者分享｜如何使用 Vivado 2022.1 版本工具链实现 ZCU102 USB 启动（上）
文作者：赛灵思工程师 Zhao Gaofeng 本文依据 Vivado 2022.1 版本工具链的特性，对 UG1209（ 最新版本为 2020.1 ）中介绍的 U...
+8
Xilinx-AMD
评分
回复
分享
yang9527
4年前更新
251次阅读
关注
VCS+Verdi和Xrun+Indago简单仿真环境搭建
导言本期主要给大家出一个简单makefile+tcl的仿真环境，支持vcs+verdi以及xrun+indago，因为最近虚拟机中的vcs不稳定，所有把以...
FPGA常见问题
1
回复
分享
yang9527
4年前更新
36次阅读
关注
安路科技携硬核FPGA产品矩阵精彩亮相IC China 2022
ICChina11月17-19日，第二十届中国国际半导体博览会（ICChina2022）在合肥滨湖国际会展中心顺利召开，安路科技携旗下硬核产品...
+7
FPGA新闻资讯
评分
回复
分享
yang9527
3年前更新
3174次阅读
关注
Synopsys2020及以上版本安装方法
该帖子部分内容已隐藏
付费阅读
已售 67
3
积分
登录购买
此内容为付费阅读，请付费后查看
Anlogic-安路
7
20
分享
yang9527
4年前更新
172次阅读
关注
如何在Xilinx FPGA设计中例化和使用多个 BSCANE2 模块
BSCANE2模块是FPGA的一种特殊硬核模块，用于联通外部JTAG引脚和内部逻辑，构建FPGA内部的用户扫描链。关于BSCANE2的用法， 有一...
Xilinx-AMD
评分
回复
分享
加载更多
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
