同求这个代码，有吗？

你是要做帧差法？
大概原理就是下边这个样子，利用pingpang操作原理。这样刚好数据源与读出的数据差一帧。

[图片]

以下内容引自MATLAB官网，从上面看lattice跟matlab之间没有合作关系，也即lattice的diamond并不支持matlab.

HDL Coder™ and HDL Verifier™ accelerate the development of SoC and FPGA designs by helping you complete your work in days or weeks rather than in months. Additionally, HDL Coder integrates with SoC and FPGA design tools and IP from Xilinx®, Intel®, and Microsemi® to provide target-optimized implementations.

With HDL Coder and HDL Verifier, you can:

Model, simulate, and explore your algorithms in MATLAB® and Simulink®
Generate either target-independent or target-optimized HDL code
Program Xilinx, Intel, and Microsemi FPGAs and SoCs from MATLAB and Simulink
Verify your FPGA design against system-level specifications
You can also use HDL Coder and HDL Verifier to generate and verify target-independent Verilog or VHDL for your ASIC designs.

[图片]

jtag口被击穿了，或者插反了

对于布线后时序仿真，请在aldec设计设置中分别设置SDF（标准延迟格式）值，并分别设置为Maximal和Yes。

[图片]

即

1. 在Aldec Active-HDL中，从设计菜单中选择“设置”。 “设计设置”对话框将会显示。 展开模拟类别并选择SDF子类别。
2. 在SDF选项卡中，分别将SDF值和加载设置为Maximal和Yes。 （请参阅附件图像文件）
3. 从设计菜单中选择编译全部。
4. 从Simulation菜单中选择Initialize Simulation。

最后，选择Simulation >> Run查看波形。

另外，检查SDF是否需要设置固定的仿真分辨率，比如1ps。

警告改没了 还是有几条黑条

sdram有个警告 我改掉试一试。