我可以将双链路7:1 LVDS引脚锁定在LatticeECP3-17EA器件的左侧和右侧吗?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug