SDEDE的所有TX PLL时钟都能直接驱动主时钟路由吗?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

SDEDE的所有TX PLL时钟都能直接驱动主时钟路由吗?

不,只有每一个SDEDEQUAD信道0中的TX PLL半/全速时钟可以直接驱动主时钟路由。

八个初级时钟(CLK0~CLK7)可用于LaTiCeCp3器件。直接驱动主时钟路由:

在第0频道中的TXPLL半速率时钟——“TXA半时钟CKLYCH0”是有效的候选。
第0频道的TXPLL全速率时钟——“TxSulful-CKKYCH0”是有效的候选
KLK6和CLK7,都是“TXA半LCKKYCH0”和“TXXFull CKKYCH0”都可以。

请登录后发表评论

    没有回复内容