MIG 7系列 –  QDRII +设计缺少读取数据路径的PHASER_OUT约束-Xilinx-AMD社区-FPGA CPLD-ChipDebug