MIG 7系列 – QDRII +设计缺少读取数据路径的PHASER_OUT约束xilinx_wiki6年前发布540该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDIPMIGMIG_7_Seriesxilinx赛灵思
没有回复内容