在Quartus Prime Pro中,是否存在使用VHDL为Arria 10器件生成SmartVID控制器IP的已知问题?-Altera-Intel社区-FPGA CPLD-ChipDebug