为什么我不能将英特尔®Stratix®10分区放在收发器Bank旁边,在另一个项目中导出和重用?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我不能将英特尔®Stratix®10分区放在收发器Bank旁边,在另一个项目中导出和重用?

由于英特尔®Quartus®PrimePro软件版本18.0或更早版本中存在问题,当一个分区放置在一个项目(或开发人员项目)中与收发器库相邻的行时钟区域中时,并使用QDB_FILE_PARTITION分配到另一个项目中重用项目(或进入消费者项目)您可能会看到以下内部错误:

内部错误:子系统:VPR20KMAIN,文件:/ quartus/fitter/vpr20k/altera_arch_common/altera_arch_re_network_routing_constraints.cpp

  • 由图中绿框定义的时钟扇区。 1
  • 行时钟区域是半时钟扇区宽,并且一个LAB行高由图中的红色虚线框表示。 1。
    • 在使用者项目中,如果重用的分区在此区域中有一个位置,您可能会看到上面的内部错误。
请登录后发表评论

    没有回复内容