内部错误:子系统:CCLK,文件:/ quartus /periph / cclk / cclk_gen7_router_callbacks.cpp,行:349-Altera-Intel社区-FPGA CPLD-ChipDebug

内部错误:子系统:CCLK,文件:/ quartus /periph / cclk / cclk_gen7_router_callbacks.cpp,行:349

由于英特尔®Quartus®PrimePro Edition软件版本17.1 Update 1及更早版本中的问题,您可能会在放置包含多个时钟域的Stratix®10设计时看到此内部错误。

当设计包含多个异步时钟域时,可能会发生内部错误,这些异步时钟域尚未在Synopsys设计约束文件(.sdc)中声明为异步。

请登录后发表评论

    没有回复内容