错误(13880):VHDL绑定指示错误 : 港口在设计实体中没有为关联组件中的相同通用指定的std_logic类型。-Altera-Intel社区-FPGA CPLD-ChipDebug

错误(13880):VHDL绑定指示错误 : 港口在设计实体中没有为关联组件中的相同通用指定的std_logic类型。

在英特尔®Quartus®PrimePro Edition软件版本17.1 Update 1及更早版本中,如果在VHDL文件中使用std_logic_vertor(0 downto 0)写入的位宽为1,则可能会看到此错误消息。 Platfrom Designer会在生成综合文件时自动将其更改为std_logic。

请登录后发表评论

    没有回复内容