错误(16767):无法在节点处插入所需的时钟缓冲区-Altera-Intel社区-FPGA CPLD-ChipDebug

错误(16767):无法在节点处插入所需的时钟缓冲区

由于Quartus®PrimePro版软件版本16.1 Update 2中的问题,如果您尝试将空设计作为部分重新配置区域中的基本修订版,则可能会看到此更合适的错误。

解决/修复方法

如果在部分重配置区域中添加至少一个寄存器,则可以避免此错误。

计划在将来的Quartus Prime Pro版软件版本中修复此问题。

请登录后发表评论

    没有回复内容