为什么我不能生成部分重配比特流?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我不能生成部分重配比特流?

由于比特流配置问题,Quartus®PrimePro软件版本17.1中默认禁用了部分重配置比特流生成

在运行部分重新配置编译流程时,您可能会在Assembler阶段看到如下警告消息。

严重警告(19088年):编制报告包含预先信息。器件<Stratix®10>的规格可能会有所变化。请联系英特尔了解可用性信息。不会生成部分重新配置编程文件。

<section><header title=”解决方法/修复”>

解决方法/修复

</header>

要解决此问题,请在Quartus Prime Pro 17.1版之上安装补丁

的Quartus-17.1-0.01-windows.exe后

quartus-17.1-0.01-linux.run

的Quartus-17.1-0.01-readme.txt文件

计划在Quartus Prime Pro软件的未来版本中修复此问题。

</section>

请登录后发表评论

    没有回复内容