为什么Tx模式下的Altera LVDS SERDES IP无法生成VHDL仿真模型？

由于Quartus®PrimePro版软件17.0及更高版本中的问题，您可能会看到Altera LVDS SERDES IP无法生成。当IP处于Tx模式并且您已为仿真模型选择VHDL时，会发生此问题。