为什么我会在平台设计器.qsys生成中遇到错误“可以同时选择同步清除选项或时钟启用选项”。Altera_wiki6年前发布90该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDIntel/AlteraQuartus_Prime_Pro
没有回复内容