为什么我会在平台设计器.qsys生成中遇到错误“可以同时选择同步清除选项或时钟启用选项”。-Altera-Intel社区-FPGA CPLD-ChipDebug