在JIC文件编程过程中,英特尔®Stratix®10器件的行为是什么?-Altera-Intel社区-FPGA CPLD-ChipDebug

在JIC文件编程过程中,英特尔®Stratix®10器件的行为是什么?

不,在英特尔®Stratix®10JIC文件编程期间,CONF_DONE和INIT_DONE信号不应置为高电平。

当使用英特尔的Quartus®总理专业Programmer版18.0配置与在JIC文件编程过程中的辅助图像(出厂SFL图像)的英特尔的Stratix 10器件,您可能会发现意想不到的CONF_DONE和INIT_DONE信号断言。辅助映像(出厂默认SFL映像)仅包含固件数据,而不包含完整配置数据。因此,Intel Stratix 10器件仅配置了固件数据,即使CONF_DONE和INIT_DONE信号置为高电平,Intel Stratix 10器件仍未进入用户模式。

在英特尔Quartus Prime Pro编程器版本17.1及更早版本中,由于辅助映像(出厂默认SFL映像)包含完整配置数据,因此CONF_DONE和INIT_DONE信号将被置为高电平。

请登录后发表评论

    没有回复内容